芯片性能影响的三大因素

通常有三个因素：

一、“指令”复杂度，类似于单位时间加工的零件数量，指的是单个指令中计算的密度。

二、运行速度，即运行频率，类似于一个小时的单位时间数量，指的是1秒钟时钟周期变化的数量。

三、并行度，类似于团队的成员数量，指的是多个并行的处理。

一、“指令”复杂度，类似于单位时间加工的零件数量，指的是单个指令中计算的密度。

指令是软件和硬件的媒介，指令的复杂度(单位计算密度)决定系统的软硬件解耦程度。按照指令的复杂度，典型的处理器平台大致分为CPU、协处理器、GPU、FPGA、DSA、ASIC。任务在CPU运行，则定义为软件运行任务在协处理器、GPU、FPGA、DSA或ASIC运行，则定义为硬件加速运行。

鱼和熊掌不可兼得，指令复杂度和编程灵活性是两个互反的特征：指令越简单，编程灵活性越高，因此才说软件有更高的灵活性指令越复杂，性能越高，因此而受到的限制越多，只能用于特定场景的应用，其软件灵活性越差。

二、运行速度，即运行频率，类似于一个小时的单位时间数量，指的是1秒钟时钟周期变化的数量。

频率越高，计算速度越快。不考虑其他因素制约，计算速度和频率是正比关系。而频率受电路中的关键路径(延迟最大路径)约束，两者呈反比关系：关键路径越短，频率则越高。频率受关键路径制约，而关键路径与两个因素有关：

关键路径所包含门的数量，即从前一级寄存器到后一级寄存器之间的最长路径所包含的逻辑门数量

单个逻辑门延迟时间，逻辑门延迟时间跟半导体生产工艺相关，一般情况下，工艺尺寸越小，单个逻辑门延迟越小

因此，想要优化频率，就要优化关键路径：一个是优化关键路径的逻辑门数量，另一个则是优化单个逻辑门延迟。当逻辑门延迟越小，或两级寄存器之间的逻辑门数量越少，则频率越高，计算速度也越快。

三、并行度，类似于团队的成员数量，指的是多个并行的处理。

并行设计在硬件逻辑设计里非常常见。如：

指令流水线：指令流水线是一种时间并行，在同时有多条指令处理流水线的不同阶段，相当于有多条指令在并行处理

指令多发射(MultIPle Issue)：一条流水线，从指令缓冲区一次发送到译码阶段就有多条指令，然后在执行阶段也是多条指令并行

超线程(Hyper-Thread)：在一个处理器核内部，多组不同的指令流处理，分时共享处理器核内部的各种硬件资源，达到更佳的资源利用率，提升整体性能

多总线：如，指令、数据总线分开，多数据总线等设计，进一步增加处理器的数据处理带宽

多核技术：通过一些内部互联总线，把多个处理器核集成到一块芯片内，以此来提升综合性能

多处理器芯片：受限于芯片工艺、功耗水平、设计架构，单芯片内的多核互联不能无限制增加下去，也可以通过一些芯片间互联技术，把多个 CPU Socket 连成一个NUMA系统，当前比较常见的是2-8个 Socket 互联架构

总线：对并行总线来说，增加数据线的宽度，对增加总线的带宽是显而易见的，并行总线一般用于芯片内部逻辑通信串行总线，例如 PCIe，相比 PCI 并行总线，一方面可以快速提升频率，还可以通过很多组串行线组合通信来提升传输性能，串行总线一般用于芯片间数据通信。

异构计算单元：CPU 和 GPU、xPU 以及各种硬件加速器组成异构多处理单元共同协作完成工作任务，CPU 更多的是承担控制和数据交互的角色。

多服务器集群：现在大型的互联网系统需要成百上千的服务器，分为业务处理、网络处理、存储和数据库处理等不同功能分工的服务器，共同组成一个性能强大并且运行稳定的系统对外提供服务。

通过不同方向、不同层次的并行技术，都可以提升硬件系统的性能。把不同复杂度的单位处理都当作“指令”。那么，我们就可以通过 IPC(Instruction per Cycle)来评价并行度。对一个 CPU 核来说，IPC 代表每个周期执行的指令数对一个硬件加速模块来说，IPC 则代表一个周期所能进行的单位处理的数量。