伪码的产生方式

伪码是一种非正式的，类似于英语结构的，用于描述模块结构图的语言。

人们在用不同的编程语言实现同一个算法时意识到，他们的实现（注意：这里是实现，不是功能）很不同。

尤其是对于那些熟练于不同编程语言的程序员要理解一个（用其他编程语言编写的程序的）功能时可能很难，因为程序语言的形式限制了程序员对程序关键部分的理解。这样伪码就应运而生了。

伪码提供了更多的设计信息，每一个模块的描述都必须与设计结构图一起出现。

基于链表的存储结构，设计了产生m序列的本原多项式的存储格式及其查询算法，并且提出了对任意级数n的m序列发生器的产生方法.实验表明，该方法实现m序列的硬件结构简单，操作方便，适用范围广.

在直扩信号接收机中，为了提高码跟踪环的相位跟踪精度，提出一种基于FPCA的新型伪码序列产生方法，生成不同时序关系的高精度伪码序列.该方法采用类似 NCO的原理，以相位累加的方式控制伪码存储表输出伪码序列。